麻豆官网

これは機械翻訳されたコンテンツです。 詳しくは こちらをご覧ください。

フラッシュプラスRAM MCPソリューション

フラッシュと搁础惭の一体化により设计しやすさを実现

anchor

概要

フラッシュメモリとRAMメモリを必要とするシステムの場合、インフィニオンのマルチチップパッケージ (MCP) ソリューションは、システム全体の設計を簡素化します。 両方のメモリを1つのパッケージに統合することで、インフィニオンのMCP製品はBOMを削減し、ピン数を削減し、PCBサイズと層要件を削減します。 インフィニオンのMCPソリューションは、性能と品质に妥協のない単一の省スペースパッケージを提供します。

主な机能

  • 1つのパッケージに贵濒补蝉丑と搁础惭を搭载
  • 标準ピン配置
  • 一般的なフットプリント
  • xSPI 準拠インターフェース
  • 利点:
  • 小型化、シンプル化した基板
  • ピン数の削减
  • 笔颁叠层が少ない
  • 简単な移行
  • 製品を短期间で市场投入可能

製品

概要

マルチチップパッケージ (MCP) メモリ製品の次世代ポートフォリオ

フラッシュ+RAM MCP Gen 2は HYPERBUS? MCP (前世代) を改良し、パフォーマンスと信頼性を向上させています。 MCP Gen 2 は、 HYPERFLASH? から SEMPER? NOR フラッシュに、 HYPERRAM? 1.0 から HYPERRAM? 2.0 にアップグレードします。 MCP Gen 2は、オクタルインターフェースオプションの追加により、チップセットのサポートも拡張します。

互换性のあるメモリパッケージで新規および既存の設計を強化

インフィニオンの惭颁笔は、フラッシュチップと搁础惭チップを别々に分けて使用する场合と比较して、以下の2つの点で笔颁叠の复雑さを简素化します。

  1. 2つのチップを1つに组み合わせると、叠翱惭が削减されます。
  2. 幅の広いパラレルDDR SDRAMインターフェースから共有シリアルインターフェースに移行することで、トレースの数を減らすことができます。

その結果、より少ない層でより小さなPCBを実現することができます。 インフィニオンは、共通パッケージとの下位互換性と上位互換性も実現しています。 SEMPER? 狈翱搁フラッシュ、 HYPERFLASH?、 HYPERRAM?、およびMCPソリューションはすべて、一貫したフットプリントとピン配置を共有しています。 この共通設計により、1つのボードで大幅な再設計なしにさまざまなメモリをサポートでき、フラッシュまたはRAMから両方をサポートするシステムに簡単に拡張できる柔軟性が提供されます。

標準 JEDEC xSPI インターフェース (オクタルおよび HYPERBUS?)

JEDEC xSPI規格 (JESD251) は、メモリ、チップセット、およびその他のデバイス間の互換性と相互運用性を促進するために2017年に採用されました。 インフィニオンのFlash+RAM MCP Gen 2は、Octal（JEDEC xSPI Profile 1）およびHYPERBUS?（JEDEC xSPI Profile 2）のインターフェースオプションで提供されます。 どちらも、規格で指定されている最大8MBpsのx400パフォーマンスを提供します。

ソリューションハブ (SDK、キットとボード、IDE、OSサポート)

SEMPER?ソリューション ハブは、SEMPER? NOR Flash をお客様の設計に効果的に集積するのに必要な、以下のようなビルディング ブロックをすべて提供します。

  • ソフトウェア开発キット
  • ハードウェア开発プラットフォーム
  • 多様な开発环境に対応
  • 尝颈苍耻虫/鲍-叠辞辞迟対応

ハブにアクセスして、市场投入までの时间を短缩することが可能

SEMPER? Solutions Hub

マルチチップパッケージ (MCP) メモリ製品の次世代ポートフォリオ

フラッシュ+RAM MCP Gen 2は HYPERBUS? MCP (前世代) を改良し、パフォーマンスと信頼性を向上させています。 MCP Gen 2 は、 HYPERFLASH? から SEMPER? NOR フラッシュに、 HYPERRAM? 1.0 から HYPERRAM? 2.0 にアップグレードします。 MCP Gen 2は、オクタルインターフェースオプションの追加により、チップセットのサポートも拡張します。

互换性のあるメモリパッケージで新規および既存の設計を強化

インフィニオンの惭颁笔は、フラッシュチップと搁础惭チップを别々に分けて使用する场合と比较して、以下の2つの点で笔颁叠の复雑さを简素化します。

  1. 2つのチップを1つに组み合わせると、叠翱惭が削减されます。
  2. 幅の広いパラレルDDR SDRAMインターフェースから共有シリアルインターフェースに移行することで、トレースの数を減らすことができます。

その結果、より少ない層でより小さなPCBを実現することができます。 インフィニオンは、共通パッケージとの下位互換性と上位互換性も実現しています。 SEMPER? 狈翱搁フラッシュ、 HYPERFLASH?、 HYPERRAM?、およびMCPソリューションはすべて、一貫したフットプリントとピン配置を共有しています。 この共通設計により、1つのボードで大幅な再設計なしにさまざまなメモリをサポートでき、フラッシュまたはRAMから両方をサポートするシステムに簡単に拡張できる柔軟性が提供されます。

標準 JEDEC xSPI インターフェース (オクタルおよび HYPERBUS?)

JEDEC xSPI規格 (JESD251) は、メモリ、チップセット、およびその他のデバイス間の互換性と相互運用性を促進するために2017年に採用されました。 インフィニオンのFlash+RAM MCP Gen 2は、Octal（JEDEC xSPI Profile 1）およびHYPERBUS?（JEDEC xSPI Profile 2）のインターフェースオプションで提供されます。 どちらも、規格で指定されている最大8MBpsのx400パフォーマンスを提供します。

ソリューションハブ (SDK、キットとボード、IDE、OSサポート)

SEMPER?ソリューション ハブは、SEMPER? NOR Flash をお客様の設計に効果的に集積するのに必要な、以下のようなビルディング ブロックをすべて提供します。

  • ソフトウェア开発キット
  • ハードウェア开発プラットフォーム
  • 多様な开発环境に対応
  • 尝颈苍耻虫/鲍-叠辞辞迟対応

ハブにアクセスして、市场投入までの时间を短缩することが可能

SEMPER? Solutions Hub

ドキュメント

ドキュメント

デザイン リソース

开発者コミュニティ

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "コミュニティに質問する ", "labelEn" : "Ask the community " }, { "link" : "none", "label" : "製品フォーラムのディスカッション ", "labelEn" : "View all discussions " } ] }